(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-354053~ (P2002-354053A)

(43)公開日 平成14年12月6日(2002.12.6)


		-		(43)公開日	一千成14年17	2月6日(2002.12.6)	
(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)	
H04L	25/02		H04L 2	25/02		F 4E351	
					•	V 5E336	
H05K	1/14		H05K	1/14		C 5E344	
	1/16			1/16		C 5K029	
	1/18			1/18		J	
			審査請求	未請求請	常求項の数 9	OL (全 9 頁)	
(21)出願番号	 }	特願2001-152734(P2001-152734)	(71)出顧人	000001007		···	
				キヤノン株	式会社		
(22)出顧日		平成13年5月22日(2001.5.22)	東京都大田区下丸子 3 丁目30番 2 号 (72)発明者 稲川 秀穂				
				東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内			
			(74)代理人	100077481	100077481		
				弁理士 谷	義一 (3	外 1名)	
						,	
						最終頁に続く	

(54) 【発明の名称】 信号伝送回路の構成方法および信号伝送ケーブル

(57) 【要約】

【課題】 LVDS (Low Voltage Differential Signa ling) インターフェースを改善する。

【解決手段】 LVDS (Low Voltage Differential S ignaling) インターフェース用の I Cを使用して高速デ ジタル信号を扱う電子機器に搭載されるプリント配線板 間を、ケーブルを用いて信号伝送する際に、出力回路の 出力部と入力回路の入力部の差動信号の対を伝送する信 号ライン間にインピーダンス部品を結合し、それぞれの インピーダンス部品の信号ライン間インピーダンスを、 伝送ケーブルの各ラインの奇モード・インピーダンス (Zodd) の約4倍、すなわち180~220 Qとす る。また、伝送ケーブルをフレキシブル・ケーブルとし て、ケーブル上に、上述のインピーダンス部品を配置 し、放射ノイズを発生する部位を削減する。



【特許請求の範囲】

【請求項1】 高速なデジタル信号を伝送するケーブ ル、該ケーブルに差動信号を出力する出力回路、該出力 回路から出力された差動信号を該ケーブルを介して入力 する入力回路を備えた信号伝送回路の構成方法であっ τ.

前記出力回路および前記入力回路にLVDS (Low Volt age Differential Signaling) 仕様のICを使用した際 に、前記出力回路の出力部と前記入力回路の入力部の前 記差動信号の対を伝送する信号ライン間にインピーダン ス部品を結合し、前記インピーダンス部品のインピーダ ンス値を、前記ケーブルの各ラインの奇モード・インピ ーダンス (Zodd) の約4倍に設定することを特徴と する信号伝送回路の構成方法。

【請求項2】 前記ケーブルの各ラインの奇モード・イ ンピーダンス値が公称2οdd=50Ωである場合に、 前記インピーダンス部品のインピーダンス値を180~ 220Ωとすることを特徴とする請求項1に記載の信号 伝送回路の構成方法。

【請求項3】 前記インピーダンス部品をチップ抵抗器 とし、該チップ抵抗器を、前記ICが実装されるプリン ト配線板上の該ICの極近傍に設けられた部品実装用ラ ンドに半田付け実装することを特徴とする請求項1に記 載の信号伝送回路の構成方法。

【請求項4】 前記インピーダンス部品をチップ抵抗と チップ・コンデンサとの複合部品で構成し、該複合部品 をプリント配線板上の該 I Cの極近傍に設けられた部品 実装用ランドに半田付け実装することを特徴とする請求 項1に記載の信号伝送回路の構成方法。

【請求項5】 LVDS(Low Voltage Differential S ignaling) インターフェース用の出力ICと入力IC間 において髙速なデジタル信号を伝送する信号伝送ケーブ ルであって、

前記ケーブルは、フレキシブル・ケーブルであり、フレ キシブル・ケーブルの両端部近傍において、前記出力回 路の出力部と前記入力回路の入力部とを接続するライン であって前記差動信号の対を伝送するラインの間を結合 するインピーダンス部品を備えることを特徴とする信号 伝送ケーブル。

ンピーダンス値が公称Z o d d = 50Ω である場合に、 前記インピーダンス部品のインピーダンス値を180~ 220Ωとすることを特徴とする請求項5に記載の信号 伝送ケーブル。

【請求項7】 前記インピーダンス部品はチップ抵抗器 であり、該チップ抵抗器を、前記ケーブルの両端部近傍 に設けられた部品実装用ランドに半田付け実装すること を特徴とする請求項5に記載の信号伝送ケーブル。

【請求項8】 前記インピーダンス部品は、チップ抵抗

を、前記ケーブルの両端部近傍に設けられた部品実装用 ランドに半田付け実装することを特徴とする請求項5に 記載の信号伝送ケーブル。

【請求項9】 前記インピーダンス部品は、印刷抵抗体 を含み、該抵抗体を、前記ケーブルの両端部近傍に設け られた電極部に、印刷・焼成・調整して形成することを 特徴とする請求項5に記載の信号伝送ケーブル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、信号伝送回路の構 成方法および信号伝送ケーブルに関し、より詳細には、 高速デジタル信号を扱う電子機器に搭載されるプリント 配線板間を、ケーブルを用いて信号伝送するLVDS (Low Voltage Differential Signaling) インターフェ ースにおいて、信号動作を保証しつつ、発生する放射ノ イズを抑制する信号伝送回路の構成方法および信号伝送 ケーブルに関する。

[0002]

【従来の技術】従来、高速信号のケーブル伝送には一般 に、電源電圧で論理振幅するシングルエンド信号が用い られてきたが、近年の高速データ転送の要求に伴う駆動 周波数アップ、バス幅の増大に対して、放射ノイズ抑制 と外来ノイズに対する耐性の観点から、小振幅差動信号 (LVDS Low Voltage Differential Signaling) で ケーブル伝送する方法が用いられる様になってきてい

【0003】図7は、LVDSインターフェースの構成 図であり、送信側IC23と受信側IC24の間は、奇 モード・インピーダンスZodd(平易な解釈として は、差動状態における各信号線の基準電位に対する特性 インピーダンスと捉えることができる)が50Ωの往路 伝送線路25と復路伝送線路26により結ばれ、伝送線 路25、26は受信側IC入力端において100Ωの抵 抗27で終端されている。送信側IC23は、約3.5 mAの電流を駆動し、100Ωの終端抵抗27の両端に 約350mVの電圧を発生させる仕様を有している。ま た、受信側ICは、往路伝送線路25と復路伝送線路2 6 は電気的特性が等しく、いわゆる平衡伝送路を形成し ており、LVDSではこの2本の伝送線路により1つの 【請求項6】 前記ケーブルの各ラインの奇モード・イ 40 信号の伝送を行うのが大きな特徴である。送信側 IC23は入力端子21からの入力信号に基づいて、往路伝送 線路25、復路伝送線路26の間に電位差を生じるよう な差動信号を生成する。これに対して、受信側IC24 は往路伝送線路25、復路伝送線路26間の受信端に結 合された100Ωの終端抵抗27の両端に生じる約35 0mVの差動信号を受けてCMOSレベルに変換し、こ れを出力端子22から出力する仕様となっている。

【0004】LVDSの原理は、送信側IC23で発生 した信号電流 Isを、往路伝送線路25と復路伝送線路 とチップ・コンデンサとの複合部品であり、該複合部品 50 26の平衡伝送路と、受信側IC24近傍に配置された 終端抵抗27で形成されるループに流すことによって、 終端抵抗27の部分に信号電圧を発生させて信号を伝送 するものである。信号のON/OFFは、信号電流Is の流れる向きを切り替えることにより識別する。往路伝 送経路25と復路伝送経路26を流れる信号電流Is は、大きさが同じで、向きが逆であるために、各々に流 れる電流によって発生する磁界は互いに打ち消しあい、 また、その信号レベルが小さい結果として放射ノイズ や、クロストーク・ノイズの発生を抑制する効果が生ま れる。また、外来のノイズに対しても、影響の受け方が 往路伝送経路25と復路伝送経路26とで相対的に同じ であれば信号の論理に影響しないという点で、ノイズ耐 性にも優れている。

3

【0005】図8はLVDS送信側ICの一般的な回路例である。N1~N2は高電位側の電流スイッチング素子としての1対のNMOSトランジスタ、N3~N4は低電位側の電流スイッチング素子としての1対のNMOSトランジスタである。NMOSトランジスタN1のソースはNMOSトランジスタN3のドレインに直列に接続され、NMOSトランジスタN2のソースはNMOSトランジスタN4のドレインに直列に接続されている。また、NMOSトランジスタN1、N2のドレインは共に電流源CSに接続され、NMOSトランジスタN3、N4のソースは共に負荷素子であるNMOSトランジスタN5に接続されている。

【0006】CSGは制御信号発生回路であり、CMOSロジック回路X1、X2(インバータ)を備え、高電位側の一方のNMOSトランジスタN1と低電位側の一方のNMOSトランジスタN4をそれぞれ駆動する正相制御信号Spを発生すると共に、高電位側の他方のNMOSトランジスタN2と低電位側の他方のNMOSトランジスタN3をそれぞれ駆動する逆相制御信号Snを発生する。すなわち、制御信号発生回路CSGは、CMOS入力信号をインバータX1、X2に入力し、インバータX2より正相制御信号Spを出力してNMOSトランジスタN1、N4のゲート端子に入力し、インバータX1より逆相制御信号Snを出力して、NMOSトランジスタN2、N3のゲート端子に入力する。

【00011】上記LVDS出力信号の立ち上がり(t 号SnはLowとなり、正相制御信号SpはHighと 40 r)/立ち下がり(t f)特性のパランスの崩れを、少なる。このためNMOSトランジスタN1、N4がON し、NMOSトランジスタN2、N3がOFFし、電流は点線で示すように、NMOSトランジスタN1から伝送線路25→終端抵抗27→伝送線路26を介してNMOSトランジスタN4に向かって流れ、LVDS出力信号はHighとなる。一方、入力信号がLowであれば、逆相制御信号SnはHighとなり、正相制御信号SpはLowとなる。このためNMOSトランジスタN1、N4がOFFし、電流は一点鎖線で示すように、NMOSトランジスタN1、N4がOFFし、電流は一点鎖線で示すように、NMOSトラ 50 から言っても、プリント配線板上の実装面から言っても

ンジスタN2から伝送線路26→終端抵抗27→伝送線路25を介してNMOSトランジスタN3に向かって流れ、LVDS出力信号はLowとなる。なお、直流電位は負荷素子であるNMOSトランジスタN5で発生する電圧によって供給される。

【0008】N1~N4は、入力信号に応じて電流の方向を変えるためのものであり、出力する電流そのものは電流源CSによって決定され、出力電位レベルはN5に影響される。したがって、出力ライン間の出力インピー グンスは高い値を示すことになる。

[0009]

【発明が解決しようとする課題】しかしながら、この様 な従来の構成では、正相制御信号Spと逆相制御信号S n間にインバータ1個分の位相差が存在するため、LV DS出力がHighのときにONするNMOSトランジ スタN1、N4のスイッチングと、LVDS出力がLo wのときにONするNMOSトランジスタN2、N3の スイッチングとで時間差が生じることになる。これを補 正するために、逆相制御信号SnにはNMOSトランジ スタN2、N3のゲート端子に入力する前にインバータ X2の遅延量に相当する何らかの遅延回路を設けたりす るが、遅延回路による調整は、信号が成分として含む全 ての高次高調波について、完全なものではなく、むしろ 遅延回路の特性に影響されて、逆相制御信号Snは、正 相制御信号Spに対して異なった特性を示したりする。 【0010】また、そもそも高電位側に相当する電流源 CSを含めたNMOSトランジスタN1、N2は飽和状 態で動作するのに対して、低電位側に相当する負荷素子 NMOSトランジスタN5を含めたNMOSトランジス タN3、N4は常に不飽和状態で動作することになる。 この飽和/不飽和の状態の違いによってNMOSトラン ジスタは異なるスイッチング特性を示し、よってLVD S出力信号の立ち上がり(tr)/立ち下がり(tf) が非対称になり、結果として、期待していた差動特性の バランスが髙周波領域で崩れて、伝送経路にコモン(同 相)モード電流が発生し、これが大きな放射ノイズの原 因になってしまったり、外来ノイズの影響をアンバラン スに受けやすく誤動作の原因になってしまったりする。 【0011】上記LVDS出力信号の立ち上がり(t r) /立ち下がり(tf)特性のバランスの崩れを、少 なくとも伝送線路となるプリント配線板の配線パターン や信号伝送ケーブル部分で補正する目的で最近ではLV DS用コモンモード・チョークフィルタを搭載してコモ ンモード電流成分を除去することにより、結果としてバ ランスの崩れを補正し、放射ノイズを抑制する対策が施 されたりする。しかし、コモンモード・チョークフィル 夕部品は、非常に高価であり、実装面積も大きく必要で あるため、たとえば画像信号のパスラインの様に複数の LVDS信号が並列で存在する場合などは、コストの面

非常に不利である。とくにコモンモード・チョークフィ ルタ部品は一般に手半田等による実装となるため作業性 が悪く、対策検討時における作業も非常に煩雑なものと なる.

【0012】また、LVDSの基本回路構成を示した特 開平6-104936号公報や、CMOSを利用してI C内部に終端を形成してバランスを確保しようとした特 開平7-297678号公報のような試みもあるが、い ずれの場合も終端は受信側で伝送線路のインピーダンス と整合終端するということを基本にしており、受信端部 のパランス補正にのみ寄与するものである。

【0013】本発明は、このような問題に鑑みてなされ たもので、その目的とするところは、LVDS信号の送 信端/受信端の双方に、各伝送線ラインの奇モード・イ ンピーダンス (Zodd) の略4倍、つまり差動伝送線 路として捉えた場合、線路の差動インピーダンス (Zd iff)の略2倍のインピーダンス値で終端することに より、少なくとも、終端部品間の伝送経路であるプリン ト配線板上の配線パターン部と伝送ケーブル部におい て、前記LVDS出力信号の立ち上がり/立ち下がり特 20 性のパランスの崩れを補正する信号伝送回路の構成方 法、あるいは安価で、実装面積も小さく、実装作業も簡 便な終端方法とした信号伝送ケーブルを提供することに ある。

[0014]

【課題を解決するための手段】本発明は、このような目 的を達成するために、請求項1に記載の発明は、高速な デジタル信号を伝送するケーブル、該ケーブルに差動信 号を出力する出力回路、該出力回路から出力された差動 信号を該ケーブルを介して入力する入力回路を備えた信 号伝送回路の構成方法であって、前記出力回路および前 記入力回路にLVDS(Low Voltage Differential Sig naling) 仕様のICを使用した際に、前記出力回路の出 力部と前記入力回路の入力部の前記差動信号の対を伝送 する信号ライン間にインピーダンス部品を結合し、前記 それぞれのインピーダンス部品の前記信号ライン間イン ピーダンスを、前記ケーブルの各ラインの奇モード・イ ンピーダンス(Zodd)の約4倍に設定することを特 徴とする。

【0015】また、請求項2に記載の発明は、請求項1 に記載の信号伝送回路の構成方法であって、前記ケーブ ルの各ラインの奇モード・インピーダンス値が公称 Zo $dd=50\Omega$ である場合に、前記インピーダンス部品の インピーダンス値を180~220Ωとすることを特徴 とする。

【0016】また、請求項3に記載の発明は、請求項1 に記載の信号伝送回路の構成方法であって、前記インピ ーダンス部品をチップ抵抗器とし、該チップ抵抗器を、 前記ICが実装されるプリント配線板上の該ICの極近 とを特徴とする。

【0017】また、請求項4に記載の発明は、請求項1 に記載の信号伝送回路の構成方法であって、前上記イン ピーダンス部品をチップ抵抗とチップ・コンデンサとの 複合部品で構成し、該複合部品をプリント配線板上の該 ICの極近傍に設けられた部品実装用ランドに半田付け 実装することを特徴とする。

6

【0018】また、請求項5に記載の発明は、LVDS (Low Voltage Differential Signaling) インターフェ 10 一ス用の出力 I Cと入力 I C間において高速なデジタル 信号を伝送する信号伝送ケーブルであって、前記ケーブ ルは、フレキシブル・ケーブルであり、フレキシブル・ ケーブルの両端部近傍において、前記出力回路の出力部 と前記入力回路の入力部とを接続するラインであって前 記差動信号の対を伝送するラインの間を結合するインピ ーダンス部品を備えることを特徴とする。

【0019】また、請求項6に記載の発明は、請求項5 に記載の信号伝送ケーブルであって、前記ケーブルの各 ラインの奇モード・インピーダンス値が公称 Zodd= 50Ωである場合に、前記インピーダンス部品のインピ ーダンス値を180~220Ωとすることを特徴とす る。

【0020】また、請求項7に記載の発明は、請求項5 に記載の信号伝送ケーブルであって、前記インピーダン ス部品はチップ抵抗器であり、該チップ抵抗器を、前記 ケーブルの両端部近傍に設けられた部品実装用ランドに 半田付け実装することを特徴とする。

【0021】また、請求項8に記載の発明は、請求項5 に記載の信号伝送ケーブルであって、前記インピーダン ス部品は、チップ抵抗とチップ・コンデンサとの複合部 品であり、該複合部品を、前記ケーブルの両端部近傍に 設けられた部品実装用ランドに半田付け実装することを 特徴とする。

【0022】また、請求項9に記載の発明は、請求項5 に記載の信号伝送ケーブルであって、前記インピーダン ス部品は、印刷抵抗体を含み、該抵抗体を、前記ケーブ ルの両端部近傍に設けられた電極部に、印刷・焼成・調 整して形成することを特徴とする。

[0023]

【発明の実施の形態】以下、図面を参照して本発明の実 施形態について説明する。この説明においては、プリン タや複写機など高速なデジタル信号を処理する機器にお いて、たとえば、コントローラ基板とLD搭載基板の 間、あるいはコントローラ基板とCCD搭載基板の間な どにおいて、クロックや画像データの送受信にLVDS インターフェースを用いた信号伝送回路として説明す

【0024】(第1の実施形態)図1は、本発明の第1 の実施形態を示し、送信側基板、受信側基板、そしてそ 傍に設けられた部品実装用ランドに半田付け実装するこ 50 の間を接続する伝送ケーブルを含む斜視図である。

【0025】送信側IC2が搭載されるプリント配線板 1は、上述したコントローラ基板に相当する基板であ る。このプリント配線板1には送信側IC2と送信側ケ ープル接続コネクタ3が実装されており、送信側IC2 からコネクタ3までの間に、LVDS伝送のための各一 対の配線パターン4が設けられている。送信側 I C 2 近 傍の各対のそれぞれ配線パターン4上には、一対の配線 パターン間にチップ部品を1個実装できるように半田付 けランドが設けられており、この半田付けランドには、 配線パターン4および伝送ケーブル6の奇モード・イン 10 ピーダンス(Zodd)に対して略4倍のインピーダン ス値を有するチップ抵抗5が半田付け実装されている。 前記ケーブル接続コネクタ3には信号伝送ケーブル6が 接続されており、信号伝送ケーブル6の奇モード・イン ピーダンス(Zodd)が、プリント配線板上のLVD S伝送用の配線パターン4、10の奇モード・インピー ダンス(Zodd)と略同一の値になるように設計され ている。この奇モード・インピーダンス (Zodd) は、LVDS伝送における規定から、基準電位に対して 略50Ωの特性値である。

【0026】さらに、信号伝送ケーブル6の他端は、L D基板またはCCD基板に相当する受信側 I Cが搭載さ れるプリント配線板7に接続されている。受信側プリン ト配線板7には、受信側IC8と受信側ケーブル接続コ ネクタ9が実装されており、受信側 I C 8 からコネクタ 9までの間に、LVDS伝送のための各一対の配線パタ ーン10が設けられている。

【0027】配線パターン10上の受信側IC8近傍の 各対のそれぞれの配線パターン10上には半田付けラン ドが設けられており、一対の配線パターンの半田付けラ ンド間チップ部品を1個実装できるように構成されてい る。そしてそのランド間には、一対の配線パターン間を 終端するように、配線パターン10および伝送ケーブル 6の奇モード・インピーダンス(2odd)に対して略 4倍の値を有するチップ抵抗11が半田付け実装されて いる。

【0028】図2は、上記本発明の第一の実施例を回路 図で示したものであり、СМОS入力端子12に入力さ れた信号から送信側IC2でLVDS信号を生成し、伝 送特性が奇モード・インピーダンス (Zodd) ≒50 Ωのプリント配線板上の配線パターン4、10および信 号伝送ケーブル6を伝送し、受信側IC8に入力された LVDS信号はCMOS出力信号に再度変換されて、C MOS出力端子13に出力される。ここで、伝送線路に 相当する4、3、6、9、10(コネクタに関してはL Cの集中定数的な特性を示すものとして図示している) 部分に流れる電流 Is≒3.5mAであり、これに対す る終端として送信側ⅠC2の近傍に終端抵抗5≒200 Ωと、受信側IC8の近傍に終端抵抗11≒200Ωが 対の線路に並列に設けられている。言いかえれば、対の 50 リント配線板7に接続されている。受信側プリント配線

伝送路の両端それぞれが200Ωのインピーダンス値で 結合されている。これにより、実質的には、往路伝送線 路と復路伝送線路間は100Ωのインピーダンス部品が 結合されていることになり、結果として、送信側IC2 の負荷条件は、図7および図8に示した場合と変わら ず、受信側IC8の入力端子間には略350mVの電圧 振幅を生じさせることになる。この際少なくとも対の線 路間の終端を構成している送信側IC2近傍に設けた終 端抵抗5と受信側1C8近傍に設けた終端抵抗11に挟 まれた区間は、終端部品を介して閉じた状態になってお り、したがって対の線路それぞれを流れる信号が非常に バランスの取れた状態になる。よって、放射ノイズを放 射するアンテナになったり、アンテナとして外来ノイズ に影響され易いプリント配線板上の配線パターン4、1 0やコネクタ3、9や信号伝送ケーブル6の部分におい て、バランスの崩れていないLVDS伝送が行われるこ とになり、結果として放射ノイズの抑制、外来ノイズに 対する耐性向上を実現したものである。

【0029】 (第2の実施形態) 図3は本発明の第2の 20 実施形態を示すものである。コントローラ基板に相当す る送信側 I C 2 が搭載されるプリント配線板 1 には、送 信側IC2と送信側ケーブル接続コネクタ3が実装され ており、送信側IC2からコネクタ3までの間に、LV DS伝送のための各一対の配線パターン4が設けられて いる。配線パターン4上の送信側IC2近傍には、一対 のそれぞれの線路間に直列した2つのチップ部品、この 直列チップ部品の中点とGND間に1個のチップ部品、 計3個のチップ部品を実装できる半田付けランドが設け られている。ここで直列した2つのチップ部品それぞれ 30 は、配線パターン4および伝送ケーブル6の奇モード・ インピーダンス(Zodd)の略2倍のインピーダンス 値を有するものが半田付け実装されている。また、この チップ部品の中点とGND間を結合するチップ部品はチ ップ・コンデンサであり、やはり半田付け実装されてい る。

【0030】なお、この場合、部品点数が増加して終端 部品群15は大きな実装面積を必要とするため、配線パ ターン4の途中にVIAホール14を設け、送信側IC 2の実装面とは反対の面に終端部品群15を実装する形 40 態を取っている。

【0031】ケーブル接続コネクタ3には信号伝送ケー ブル6が接続されており、信号伝送ケーブル6の奇モー ド・インピーダンス(Zodd)が、プリント配線板上 のLVDS伝送用の配線パターン4、10と略同一の値 になるように設計されている。この奇モード・インピー ダンス(Zodd)は、LVDS伝送における規定か ら、基準電位に対して略50Ωの特性値である。

【0032】さらに、信号伝送ケーブル6は、LD基板 またはCCD基板に相当する受信側ICが搭載されるプ 板7には、受信側 I C 8 と受信側ケーブル接続コネクタ 9が実装されており、受信側IC8からコネクタ9まで の間に、LVDS伝送のための各一対の配線パターン1 0が設けられている。配線パターン10上の送信側IC 8近傍には、チップ部品を一対の線路間に直列した2つ のチップ部品、この直列チップ部品の中点とGND間に 1個のチップ部品、計3個のチップ部品を実装できる半 田付けランドが設けられている。ここで直列した2つの チップ部品それぞれは、配線パターン10および伝送ケ ーブル6の奇モード・インピーダンス(Zodd)の略 2倍のインピーダンス値を有するものが半田付け実装さ れている。また、このチップ部品の中点とGND間を結 合するチップ部品はチップ・コンデンサであり、半田付 け実装されている。こちらも送信側と同様に、配線パタ ーン10の途中にVIAホール16を設け、受信側IC 8の実装面とは反対の面に終端部品群17を実装する形 態を取っている。

【0033】図4は、上記本発明の第2の実施形態を回 路図で示したものであり、CMOS入力端子12に入力 された信号から送信側IC2でLVDS信号を生成し、 伝送特性が奇モード・インピーダンス (Zodd)≒5 0 Ωのプリント配線板上の配線パターン4、10 および 信号伝送ケーブル6を伝送し、受信側IC8に入力され たLVDS信号はСMOS出力信号に再度変換されて、 CMOS出力端子13に出力される。ここで、伝送線路 に相当する4、3、6、9、10 (コネクタに関しては LCの集中定数的な特性を示すものとして図示してい る) 部分に流れる電流 Is≒3.5mAであり、これに 対する終端として送信側 I C 2 の近傍に 2 つから構成さ れる直列抵抗(100Ωの抵抗2個)とコンデンサ0. 1μFで構成された終端部品群15と、受信側IC8の 近傍に、同様に2つから構成される直列抵抗 (100Ω の抵抗2個)とコンデンサ0.1μFで構成された終端 部品群17が、対の線路に並列に設けられている。言い かえれば、対の伝送路の両端それぞれが200Ωのイン ピーダンス値で結合されている。これにより、実質的に は、往路伝送線路と復路伝送線路間は1000のインピ ーダンス部品が結合されていることになり、結果とし て、送信側 I C 2 の負荷条件は、図7 および図8、ある いは図1および図2に示した場合と変わらず、受信側 [C8の入力端子間には略350mVの電圧振幅を生じさ せることになる。この際少なくとも対の線路間の終端を 構成している送信側IC2近傍に設けた終端抵抗5と受 信側IC8近傍に設けた終端抵抗11に挟まれた区間 は、終端部品を介して閉じた状態になっており、したが って対の線路それぞれを流れる信号が非常にバランスの 取れた状態になる。よって、放射ノイズ抑制と外来ノイ ズ耐性向上につながるのは第1の実施形態における場合 と同様である。

3の実施形態を示すものであり、前述した第2の実施形 態と同じ回路構成であるが、この回路構成が送信側IC 2および受信側IC8の近傍で、終端部品群15、17 の実装によりGNDパターンをはじめとする配線面積を 著しく阻害してしまう事回避するために、信号伝送ケー プルとして、部品実装可能なフレキシブル・ケーブルを 用い、終端部品群15、17をフレキシブル・ケーブル 上に実装する形態にしたものである。この際、図で示し たように、送信側IC2および受信側IC8と、終端部 品群15、17は極力近づける必要があることから、送 信側IC2は送信側コネクタ3の極近傍に、受信側IC 8は受信側コネクタ9の極近傍に、実装しなければなら ないという制約が発生する。あるいは、送信側IC2は 送信側コネクタ3の極近傍に、受信側IC8は受信側コ ネクタ9の極近傍に実装することができる利点が生じ

10

【0035】図6は、前記終端部品群を実装した信号伝 送フレキシブル・ケーブルの、端部付近を拡大したもの である。ケーブル端子18の極近傍に、チップ抵抗15 aとチップ・コンデンサ15bからなる終端部品群が形 成されている。またこの例では、両面フレキシブルを用 いており、裏面はペタGNDまたはメッシュGNDにな っており、表面のGNDパターンやGNDVIA20は 互いに良好に接続されている。また、フレキシブル・ケ ープル上の信号配線パターン19のうち、LVDS伝送 線路に関しては、一対の両側にガードGNDを設けて配 線することにより、差動信号のバランスを崩れにくくす る工夫も施されている。

【0036】なお、図3のIC2の近傍においても、図 6に示したチップ抵抗15aとチップ・コンデンサ15 bからなる終端部品群と同様に図示した基板背面に終端 部品群が形成されている。

【0037】以上の様に、高速デジタル信号を基板間ケ ープル伝送する形態において、LVDS伝送を用いる場 合、送信側/受信側双方のIC近傍に、伝送線路の奇モ ード・インピーダンス(Zodd)の略4倍の値、言い かえれば、上述のICが想定している受信端のみに設け られる終端抵抗値の1000の2倍の値、を有する終端 部品を実装することにより、終端部品間のアンテナにな り易いケーブルを含めた伝送線路部分は、非常にバラン スの取れたLVDS伝送が可能となり、よってケーブル を含めた伝送線路部分がアンテナとなって放射する放射 ノイズを抑制することができると同時に、外来ノイズに 対する耐性も向上することが期待できる。

[0038]

【発明の効果】以上説明したように本発明によれば、L VDS (Low Voltage Differential Signaling) インタ ーフェース用のICを使用して、高速デジタル信号を扱 う電子機器に搭載されるプリント配線板間をケーブルを 【0034】(第3の実施形態)図5は本発明による第 50 用いて信号伝送する際に、出力回路の出力部と入力回路 の入力部の差動信号の対を伝送する信号ライン間にインピーダンス部品を結合し、それぞれのインピーダンス部品の信号ライン間インピーダンスを、伝送ケーブルの各ラインの奇モード・インピーダンス(2odd)の約4倍に設定する、すなわち180~220Qとするので、LVDS(Low Voltage Differential Signaling)仕様のICを使用しながらも、対の線路それぞれを流れる信号が非常にパランスの取れた状態にすることができ、結果として放射ノイズの抑制、外来ノイズに対する耐性向上を実現することができる。

【0039】また、伝送ケーブルをフレキシブル・ケーブルとして、ケーブルの両端部の対の信号ライン間に、それぞれを結合するインピーダンス部品を備えて、このインピーダンス部品のインピーダンスを、伝送ケーブルの各ラインの奇モード・インピーダンス(Zodd)の約4倍に設定する、すなわち180~220Qとしたので、同様な効果を生じさせると同時に、インターフェースICとケーブル・コネクタとを密接して配置することができ、放射ノイズを発生する部位を削減することが可能になる。

【図面の簡単な説明】

【図1】本発明の第一の実施例を示すものであり、画像信号を高速に処理するユニットにおける基板間ケーブル 伝送および送信側/受信側双方のIC近傍への終端部品 実装状態を示す図である。終端部品には抵抗部品を用いている。

【図2】上記本発明の第1の実施例を回路図によって示す図である。

【図3】本発明の第2の実施例を示すものであり、画像信号を高速に処理するユニットにおける基板間ケーブル 30 伝送および送信側/受信側双方のIC近傍への終端部品実装状態を示す図である。終端部品には抵抗とコンデンサを併用している。

【図4】上記本発明の第2の実施例を回路図によって示す図である。

【図5】本発明の第3の実施例を示すものであり、画像信号を高速に処理するユニットにおける基板間ケーブル伝送おいて、終端部品を信号伝送ケーブル上に実装した形態を示す図である。終端部品には抵抗とコンデンサを併用している。

【図6】上記本発明の第3の実施例における、伝送ケーブル両端の終端部品実装部近傍を拡大して示す図である。

【図7】従来例を示す図であり、小振幅差動信号 (LVDS)の、一般的な伝送形態を回路図によって示す図で


ある。

【図8】上記従来例におけるドライバ回路と、信号電流 の流れの様子を模式図によって示す図である。

12

【符号の説明】

- 1 送信側ICが搭載されたプリント配線板
- 2 送信側 I C
- 3 送信側 I Cが搭載されたプリント配線板上のケーブル接続コネクタ
- 4 送信側ICが搭載されたプリント配線板上の配線 10 パターン
 - 5 送信側IC近傍に実装された終端部品(チップ抵抗)
 - 6 信号伝送ケーブル
 - 7 受信側 I Cが搭載されたプリント配線板
 - 8 受信側 I C
 - 9 受信側 I Cが搭載されたプリント配線板上のケーブル接続コネクタ
 - 10 受信側 I Cが搭載されたプリント配線板上の配線パターン
- 20 11 受信側 I C近傍に実装された終端部品 (チップ 抵抗)
 - 12 СМОS入力端子
 - 13 СМОS出力端子
 - 14 送信側ICが搭載されたプリント配線板上のVIAホール
 - 15 送信側IC近傍に実装された終端部品群 (チップ抵抗&チップ・コンデンサ)
 - 15a 終端部品群を構成するチップ抵抗
 - 15b 終端部品群を構成するチップ・コンデンサ
- 80 16 受信側ICが搭載されたプリント配線板上のV IAホール
 - 17 受信側 I C近傍に実装された終端部品群 (チップ抵抗&チップ・コンデンサ)
 - 18 フレキシブル・ケーブルの電極端子
 - 19 フレキシブル・ケーブル上の信号配線パターン
 - 20 フレキシブル・ケーブル上のGNDパターンとGNDVIA
 - 21 CMOS入力端子
 - 22 CMOS出力端子
- 40 23 送信側 I C
 - 24 受信側 I C
 - 25 往路伝送線路
 - 26 復路伝送線路
 - 27 終端抵抗



フロントページの続き

F ターム(参考) 4E351 AA16 BB05 CC11 GG07 5E336 AA04 BB12 CC31 CC52 CC53 CC58 EE01 GG11 5E344 BB03 BB04 BB14 DD08 EE08 5K029 AA18 CC01 DD02 GG07 HH01 JJ08 LL00